仕事内容
■業務内容：
・デジタル回路設計
・電子機器LSI仕様設計、論理回路設計
（Verilog-HDL、SystemVerilog、SystemC）、検証環境構築、検証業務、デバッグ業務
将来的には、PMとして下記業務もお任せします。
・プロジェクトマネジメント
（労務管理～納品まで）、顧客折衝、各種提案活動
■プロジェクト例：
・画像処理回路の設計・検証業務
・映像処理用ブロックのRTL設計・検証/ブロックの機能仕様書を基に詳細設計仕様書を作成
・詳細設計仕様書を基にRTLコーディング/機能仕様書、詳細設計仕様書を基に検証項目の抽出及び検証
■部門構成：
80名 20代後半～ 男女比（9：1）
■募集背景
IoTチームは首都圏のモノづくり系エンジニアを抱え各メーカー企業様に対し、高い技術力を提供しております。
メンバーは多岐に渡り、ソフトウェア・ハードウェア・メカトロニクス各種のエンジニアが在籍しており、業種も半導体設計・検証、AI・自動運転、自動車、産業システム管理、産業モジュール開発、遊戯端末設計・検証、家庭用電子機器端
末設計・検証等、幅広い業界での活躍を頂いております。
中でも昨今では組込みソフトウェア開発エンジニアの需要が高く、経験者はもちろん未経験からでも採用を行い、社内外の研修・トレーニングののちに若手エンジニアとして輩出を行っています。
応募資格
【必須条件】
・ASIC/FPGA設計業務の経験 （ハードウェア記述言語使用経験/論理検証経験2年程）
【歓迎スキル】
・フォーマル検証（プロパティチェッキング、等価性検証）
・インプリ技術（論理合成、タイミング設計）
・テスト設計（DFT）
・レイアウト（配置配線、デザイン・ルール・チェック）
・アナログ回路設計
給与
年収：
276
万円
〜
276
万円
基本給23万円以上 ＋ 諸手当（職位手当、役割手当、営業手当、時間外手当等） 基本給23万円以上 ＋ 諸手当（職位手当、役割手当、営業手当、時間外手当等）※経験、能力を考慮の上、当社規定により決定いたします。
(年収例)
■年収450万(24万/月額+賞与など)(メンバー)
■年収550万(30万/月額+賞与など)(プロジェクトリーダー)
■年収650万(37万+賞与など)(プロジェクトマネージャ）
■年収730万(50万/月額+賞与など)(サービスマネージャ
■年収1,000万(74万/月額+賞与など) (プロデューサー)
待遇・福利厚生
■賞与年2回（6月、12月）
■社会保険完備（雇用・労災・健康・介護・厚生年金）
■職位手当、役割手当、職務手当
■時間外勤務手当、深夜勤務手当、法定休日勤務手当
■通勤手当、ほか諸手当 ※各種手当は、個人毎の役割、状況に応じて支給 【昨年度残業時間実績平均13.2 時間/月】
■定期健康診断(年1回）
■表彰制度（年1回）
■セーフティネット（無料の各種相談サービス/24時間365日）
■福利厚生アウトソーシングベネフィットワン
■カフェテリアポイント年間12~18万円相当
■持株会、積立貯蓄、財形制度、退職金制度
■ライフサポートコース利用制度（時間や場所を限定した働き方）
■ドリカム制度（自分の夢の実現を支援する制度）
■DO・CO・DE・MOワークスタイル制度 （在宅勤務）
■各種保険団体取扱い
■スキルアップ支援（各種研修制度、資格取得支援制度）
保険
健康保険, 厚生年金, 労災保険, 雇用保険
勤務地
勤務時間
9:00～17:30 休憩12:00～13:00（実働7.5時間）
※勤務地がお取引先企業（派遣先企業もしくは受託案件実施場所）の場合、変更の可能性あり
休日・休暇
＜年間休日120日以上＞
■完全週休2日制(土日祝)
■年末年始休暇
■年次有給休暇
■結婚休暇
■忌引休暇
■裁判員特別休暇
■事故休暇
■赴任休暇
■産前産後休暇
■育児・介護休業
■看護休暇
■チャレンジ休暇（勤続5年ごとに1週間の特別休暇）
※勤務先がお取引先企業(派遣先企業もしくは受託案件実施場所)の場合、変更の可能性あり
＜有給休暇取得奨励＞
■HAPPY HOLIDAY休暇(土日含み最大9連休取得可能)
■MY DAY休暇(誕生日月)
■マイケアデー（健康診断日）
試用期間
3ヶ月
選考プロセス
▼応募
▼書類選考
▼面接（1～2回）
▼適性検査（ご自宅にて受検）
▼最終面接
▼内定
※ご応募から内定までは約2～4週間ほど頂いております。
※面接は、東京本社もしくは各支店にて行います（最終面接は東京本社にて実施
）
※面接日・入社日など希望を考慮しますので、お気軽にご相談下さい。
企業名
***********
※ご紹介の際は全ての情報をご覧いただけま す
業種
情報通信・情報処理
事業内容
***********
※ご紹介の際は全ての情報をご覧いただけます